ARM有限公司

一种装置具有位于第一处理元件内的解码器电路，该解码器电路用于对指令进行解码，以便通过生成控制信号来响应指令序列。位于第一处理元件内的处理电路响应于控制信号来执行由指令序列限定的操作。解码器电路响应于指令序列中的储藏接收方提示指令来发出控制信号，以使处理电路经由用于将第一处理元件耦接到互连电路的接口发出储藏兴趣请求。储藏兴趣请求被布置成提供根据储藏接收方提示指令确定的给定存储器地址指示，并且触发能够经由互连电路访问的储藏控制电路，以使与给定存储器地址指示相关联的更新的数据能够用于储藏在第一处理元件的相关联的存储结构中。

一种装置包括解码电路，该解码电路用于对标识目标地址、比较数据值和加数数据值的比较并条件相加命令进行解码。处理电路响应于比较并条件相加命令来触发一组原子操作以：从对应于目标地址的存储位置读取目标数据值，以及取决于比较数据值是否满足相对于目标数据值的比较条件来选择性地将更新的数据值写入到存储位置。更新的数据值包括响应于比较并条件相加命令来执行的目标数据值和加数数据值的相加的结果。提供指示比较数据值是否满足比较条件的比较条件结果指示。比较条件结果指示包括目标数据值和更新的数据值中的至少一者。