原始名称记载: 中国电子科技集团公司第五十五研究所

本发明公开了一种基于垫烧工艺的高平面度带腔体瓷件制备方法，包括：制备生瓷瓷件，制备垫片，并在垫片的正反两面采用丝网印刷工艺制备钨金属隔离层，根据生瓷瓷件的尺寸将垫片切割成不同的大小，将生瓷瓷件放置于覆盖有钨金属隔离层的垫片上，所述生瓷瓷件的陶瓷底面与垫片直接接触，形成松散的叠放组合体放置于承烧版上进行烧结，烧结过程采用多阶段温度控制，烧结完成后，自然分离熟瓷瓷件与垫片，得到瓷件成品。本发明的方案能够在不依赖模具的条件下通过一次烧结实现平面度≤0.3%的需求，同时可根据需求调整垫片尺寸，适用于多规格产品，通用型强，生产效率高，相对二次烧结整平和模具成本，制备成本低。

本发明公开了一种实现半导体薄膜低应力正置转移堆叠集成的方法。本发明设计的半导体外延薄膜低应力正置转移堆叠集成的方法，能够高效的实现任意层数的晶圆级半导体外延薄膜正置堆叠，同时本发明方法可解决传统有机临时键合材料转移过程中存在的一致性差、温度限制区间大、有机键合材料固化后应力大等显著问题，显著提高了半导体外延薄膜材料转移的完整性和一致性，进一步保证了半导体外延薄膜转移过程与后续工艺的兼容性、稳定性，为三维异质异构集成工艺的良率提升和成本降低提供保障。

本发明公开了一种复合沟道钝化介质的GaN高电子迁移率晶体管。该晶体管包括GaN HEMT完整外延结构、源极金属、漏极金属、复合沟道保护介质、栅极金属；所述的GaN HEMT完整外延结构包括：衬底、成核层及高阻缓冲层、沟道层和势垒层；所述复合沟道保护介质包括第一层介质氧化铝、第二层介质氮化硅。第二层介质氮化硅的开孔尺寸大，利用两种介质的刻蚀选择比，刻蚀停止在第一层介质氧化铝上；第一层介质氧化铝的开孔尺寸小，腐蚀停止在外延材料表面。两种介质呈阶梯状分布，之后制备栅金属，覆盖两层介质。本发明器件结构稳定性好，还可以调节器件应力及热膨胀系数，从而降低器件在高温高场等条件下工作时因应力及热膨胀系数失配造成的器件损伤及退化。

本发明公开了一种磷化铟高迁移率晶体管的复合势垒外延材料结构及其埋栅控制方法。由下而上依次包括半绝缘磷化铟衬底、缓冲层、沟道层、隔离层、掺杂层、里势垒层、埋栅停止层、表势垒层、InP腐蚀自停止层、帽层。其埋栅控制方法，先准备4英寸InP晶圆片，同时完成隔离及源漏欧姆接触前置工艺；InP HEMT栅极制备；埋栅工艺热处理；完成其他正面及背面工艺，经过划切形成独立芯片。本发明在外延结构中提出InP‑InAlAs‑InGaP复合势垒结构，采用埋栅工艺形成稳定扩散的肖特基接触，并且添加InGaP埋栅停止层，使得埋栅深度可控。本发明InP HEMT器件具有低噪声、低功耗、高击穿电压等特性，可满足量子比特读取、射电天文学、遥感成像等应用场景下的InP HEMT低噪声放大器使用需求。

本发明提供一种封装用陶瓷件及其制造方法，封装用陶瓷件主体为圆形或多棱柱形的陶瓷柱体，中心有空腔，空腔内侧壁和陶瓷柱体外侧壁覆有金属化层，陶瓷柱体外径在1mm到5mm之间，内、外金属化层厚度在0.05mm到0.1mm之间。本发明采用多层共烧陶瓷生产技术，分步打孔、填充，最后切割陶瓷生坯的方法制造前述陶瓷件，可以在陶瓷柱体外形成连续、环绕的金属化层，可以实现前述陶瓷件的批量生产，解决了传统压铸技术路线带来的效率低、产品一致性差等问题。

本发明公开了一种确定碳化硅外延炉气浮托盘稳定旋转的方法，属于碳化硅外延技术领域，包括：根据外延材料测试结果，选取掺杂浓度和厚度均匀的外延片对应的气浮组合作为标准组合；其进气端外接惰性气体并逐步升压，记录气浮托盘稳定旋转至预设转速时的转速和对应压力，分别作为标准转速和标准压力；对待检气浮组合通入相同惰性气体并将进气压力快速提高至标准压力，观察其气浮托盘能否在标准转速允许偏差范围内稳定旋转；若能，则判定安装合格，可正常投入外延生长；若不能，则检修易漏点后重新测试。该方法在开腔环境下即可判断工艺状态下气浮托盘的旋转情况，无需改动现有设备与工艺，操作简便，与主流碳化硅外延炉兼容，适于工业化推广应用。

本申请公开了一种分子束外延生长中Ⅲ族元素速率定标方法，涉及分子束外延生长技术领域，该方法包括：步骤1、InP衬底、GaAs衬底或InAs衬底的表面氧化膜脱附；步骤2、在脱膜完毕的衬底上生长与衬底微失配的InAsP、GaAsP或AlAsP外延层材料；步骤3、测试外延片的X射线衍射曲线，通过拟合得到InAsP、GaAsP或AlAsP外延层材料的生长厚度，计算出In、Ga或Al的生长速率；本申请的技术方案与现有技术相比，优点是外延层为单一Ⅲ族元素，测试精度高，可以精确获得In、Ga、Al源的束流速率信息，满足分子束外延中生长厚度精确性要求高的材料结构生长，提高企业生产竞争力。

本发明公开了一种基于尺寸效应的GaN HEMT器件寿命预测方法，由于微波放大器的功率量级不断增大，所使用的GaN HEMT器件栅宽也随之不断增大，研究发现，栅宽与GaN HEMT器件材料缺陷数量正相关，即栅宽越大器件材料缺陷数量越多，且基于最弱链理论可知GaN HEMT器件材料缺陷数量与其失效率呈指数级正相关；且在给定的工作温度下，GaN HEMT器件寿命随着栅宽尺寸的增大而减小，故提出基于尺寸效应的GaN HEMT器件寿命预测模型，以合理量化尺寸效应对GaN HEMT器件失效率与寿命的影响。最后，基于三种不同栅宽尺寸的GaN HEMT器件加速寿命试验数据进行模型验证与对比，结果表明基于尺寸效应的GaN HEMT器件寿命预测新模型相较于传统的Arrhenius模型预测精度显著更高。

本发明公开了一种光刻机套刻基准片的制作方法，标准片用于套刻基准光刻机的状态保存及恢复，以及其他光刻机同套刻基准光刻机的套刻匹配。首先在单晶Si片表面生长SiON介质薄膜，使用套刻基准光刻机完成第一层方形标记光刻机套刻校准图层的光刻，通过等离子体刻蚀将该图层转移到SiON介质薄膜上，将光刻胶去除并清洗，该结构可作为套刻基准片，保存基准光刻机的套刻状态。使用套刻基准片，在其他光刻机上完成第二次套刻图层的光刻，根据标准片上SiON图层和第二次光刻图层的相对位置关系，其他光刻机可以完成同基准光刻机套刻的校准，系统误差小于5nm。

本发明公开了一种镶嵌类管外壳用绝缘子侧面金属化印刷方法，包括以下步骤：(A)使用生瓷带和金属化浆料按照多层陶瓷生产工艺制作陶瓷绝缘子生瓷片；(B)在陶瓷绝缘子生瓷片的生瓷带背面贴热敏膜，切割非侧印面；(C)切割侧印面，得到贴热敏膜的陶瓷绝缘子条状生瓷件；(D)将陶瓷绝缘子条状生瓷件排列固定在基板上，保持侧印面朝上，进行满印；(E)烘烤陶瓷绝缘子条状生瓷件，得到自然脱落的侧面金属化陶瓷绝缘子。本发明可以提高生产效率，简化步骤，降低人工操作过程中导致的外观缺陷的可能性，提升质量；既避免了人工繁琐地操作也省却定制模具的成本；克服现有工艺的不足，有利于陶瓷绝缘子的大批量生产。

本发明公开了一种集成双高导热衬底的光电探测器芯片及其制备方法与应用。所述光电探测器芯片包括金刚石衬底、金属电极、光电探测器有源区、钝化层和SiC衬底；先在InP半绝缘衬底上生长光电探测器外延层；将所得InP外延片倒装键合至SiC高导热衬底；剥离InP衬底，制备探测器光电转换功能区；最后倒装键合至金刚石高导热衬底得光电探测器芯片。本发明通过集成SiC与金刚石双高导热衬底，采用上下双通道散热设计，有效降低了器件在大功率工作条件下的结温，提升了热失效阈值，从而显著提高了光电探测器的饱和输出功率。