无锡芯卓湖光半导体有限公司

本申请实施例提供了一种边缘刻蚀方法、装置、设备及半导体工艺方法。边缘刻蚀方法包括：在对晶圆进行边缘刻蚀的过程中，监测晶圆边缘区域内多个监测点的刻蚀速率；将多个所述监测点的刻蚀速率分别与对应的阈值范围进行比较，得到比较结果；根据所述比较结果，确定所述晶圆边缘区域的刻蚀均匀性是否满足要求。本申请实施例提供的边缘刻蚀方法、装置、设备及半导体工艺方法可以在将晶圆边缘区域上残留的目标膜层刻蚀干净的同时，不会对晶圆中心区域造成不利影响，有效提高了器件的性能和良率。

本申请实施例提供了一种半导体测试结构及其制作方法、测试方法。所述半导体测试结构包括衬底和测试单元，所述测试单元包括至少一对有源区、栅极结构、层间介质层和多组接触孔结构；所述有源区设于所述衬底中，所述栅极结构设于所述衬底上，所述层间介质层覆盖于所述衬底和所述栅极结构上，每一组所述接触孔结构贯穿所述层间介质层，并与对应的一个所述有源区接触；其中，所述一对有源区接触的两组所述接触孔结构与所述栅极结构之间的距离具有设定距离差，且所述一对有源区接触的两组所述接触孔结构分别连接于第一测试电极和第二测试电极，所述栅极结构连接于第三测试电极。所述半导体测试结构及其制作方法、测试方法可以有效减少测试时间。

本申请公开了一种掩膜层返工方法，属于半导体技术领域。该掩膜层返工方法包括：提供基底以及位于所述基底上的掩膜层，所述掩膜层包括依次层叠设置在所述基底上的掩膜基层、硬掩膜层和待返工的光刻胶层；在所述光刻胶层返工后，对所述硬掩膜层进行第一刻蚀，以去除部分硬掩膜层；对剩余硬掩膜层和所述掩膜基层进行第二刻蚀，以去除所述剩余硬掩膜层和部分掩膜基层，所述第二刻蚀的刻蚀速率小于所述第一刻蚀的刻蚀速率；去除所述剩余掩膜基层。本申请能够消除掩膜层的缺陷，提高掩膜层的刻蚀效果，从而提高半导体器件的制造质量和良率。

本申请公开了一种半导体器件的制作方法及半导体器件，属于半导体技术领域。该半导体器件的制作方法包括：提供衬底，所述衬底包括有源区，所述衬底中设有围绕所述有源区设置的隔离沟槽；对所述隔离沟槽和所述有源区之间的界面进行自对准化学键合，形成覆盖所述界面的自对准化学键合层；在所述有源区形成器件结构。本申请能够提高器件的阈值电压的均匀性和稳定性，从而提高器件良率和可靠性。