进迭时空（杭州）科技有限公司

本申请涉及高速总线信号完整性测试技术领域，提供了一种PCIe5.0发射端8Lane切换测试方法及系统。方法通过对测试装置对应全链路的传输参数进行测试，生成去嵌参数用于后续实测校准；将待测设备发射端通过测试夹具连接至装置的八通道差分信号输入接口，接通测试装置的电源完成初始化；通过上位机向控制模块发送测试参数，配置信号切块的通道切换规则与示波器测试参数；单条通道测试完成后，控制模块断开当前通道并导通下一条通道，重复测试流程直至全部八条通道完成测试；上位机汇总全部通道测试数据，生成并导出完整测试报告。方法通过通道自动切换完成全通道遍历测试，无需人工逐条插拔换线，释放测试人力。

本申请实施例涉及半导体领域，提供一种内存属性管控方法、装置及芯片，包括：获取处理器发起的内存访问请求；根据物理地址中的第一地址段确定目标芯片节点标识，并根据物理地址中的第二地址段确定目标芯片节点内的片内偏移地址；根据预设的内存属性规则，对目标芯片节点标识进行掩码匹配，并对片内偏移地址进行地址区间匹配，确定内存访问请求对应的内存属性；根据内存属性生成内存访问请求对应的访问控制信息；基于目标芯片节点标识，对携带有访问控制信息的内存访问请求进行路由，以访问目标芯片节点中的目标硬件资源。从而提升多Die或多芯片系统中内存属性管控的配置效率、访问一致性和地址空间利用率。

本申请提供一种存储访问控制方法、电子设备、系统和存储介质。其中方法包括：获取交织组自身管辖的访存请求对应的访存地址；所述访存地址包含用于与交织块粒度对应的高位地址以及用于通道内定位的低位地址；根据交织组配置，基于所述高位地址和当前系统配置的目标通道的总通道数进行模运算，得到模值结果，作为目标通道编号；根据所述目标通道编号，选择与所述目标通道编号对应的目标通道；基于所述低位地址，定位所述目标通道编号对应的目标通道内的具体存储单元，以进行访存操作。

本申请涉及片上互联总线桥接技术领域，提供了一种一致性归属节点基于地址分组的保序方法及系统。方法通过接收每笔读写请求，根据读写请求的请求地址匹配所属地址区间及对应保序粒度，将请求地址按保序粒度移位得到保序区间块号，以地址区间标识与保序区间块号作为分组标识，对全部未完成请求追踪条目进行内容匹配查找；在向下游总线派发请求前，以当前请求的事务标识对全部未派发请求追踪条目进行内容匹配查找，筛选出同一事务标识下标记为最新未派发的前序条目，将最新未派发标记更新至当前请求，监测到所依赖前序条目收到下游总线响应时，解除当前请求的响应保序依赖，使当前请求按派发顺序接收下游总线响应。方法能降低I/O访问延迟。

本说明书实施例提供一种寄存器规格文档的协作、转换方法及装置。其中，所述寄存器规格文档的协作方法包括：获取同一寄存器对应的至少二个第一格式的寄存器规格文档；解析提取所述寄存器规格文档的规格语义并生成规范化的结构化文本；其中，所述结构化文本按寄存器及位域进行层级划分与分行排布；利用版本控制系统对所述结构化文本进行基于行级别的合并，获取合并后的最新结构化文本；解析所述最新结构化文本，反向重建生成包含排版样式的第二格式的寄存器规格文档。

本发明公开了一种用于超标量处理器的异常指令信息重建方法及超标量处理器。该方法包括：在指令译码阶段提取指令的操作码用于生成微操作后，不将操作码写入指令调度队列或重排序缓冲；重排序缓冲中每个表项记录指令的程序计数器、类型标识、执行状态及异常标志，但不包含操作码字段；当指令执行阶段检测到需要提供指令信息的异常时，在重排序缓冲的对应项中置位异常标志，标记该指令需要重建指令信息；监控重排序缓冲的头部，仅当被标记的异常指令成为重排序缓冲头部的最老未退休指令时，启动操作码重建流程；使用异常指令的程序计数器重新访问指令缓存，从获取的原始指令字中提取操作码，存入临时信息存储单元；根据重建得到的操作码生成异常信息，并将异常信息交付给异常处理机制。本发明在满足异常处理需求的前提下，降低了处理器存储开销和功耗。

本申请实施例涉及半导体领域，提供一种片间互连系统中的一致性事务流水线旁路方法及装置，包括：获取待处理一致性事务及相关运行状态信息，按照事务类型确定旁路判定项目并执行判定；各项目均满足旁路条件时，将该事务作为旁路候选事务，与标准流水线中的待发送事务统一调度仲裁；获得发送授权后，在发送提交时刻根据更新的运行状态信息复核旁路资格。复核通过时执行旁路发送提交并更新事务跟踪状态和资源状态，使该事务绕过至少部分流水级；否则转入标准流水线处理。本申请实施例能够在维持事务顺序、调度关系和资源状态正确性的同时，缩短处理时延，减少流水线资源占用，提高事务处理效率和有效吞吐量。