一种多芯片高密度三维互联的板级封装结构及封装方法

本发明提供了一种多芯片高密度三维互联的板级封装结构，其能够避开高深宽比互联微孔制作及其金属化的困难制程，并且适配不同尺寸规格的多芯片封装。其包括：上层芯片组，其包括有上层分布线路层、上层塑封层、上层铜柱、排布设置的若干上层芯片；下层芯片组，其包括有下层分布线路层、下层塑封层、下层铜柱、排布设置的若干下层芯片；以及锡球；上层芯片组叠装于下层芯片组的上方，上层铜柱的底部连接下层铜柱的顶部，下层铜柱、若干下层芯片均电连接下层分布线路层的对应位置，下层分布线路层的下侧外露焊盘对应设置有下凸锡球，上层铜柱、若干上层芯片均电连接上层分布线路层的对应位置。