一种数据通路切换方法以及重定时芯片

本申请公开了一种数据通路切换方法以及重定时芯片，包括：在数据通路为正常模式通路的情况下，检测所述重定时控制器上游的根设备以及所述重定时控制器下游的终端设备是否处于接收端锁定状态，其中，所述正常模式通路包括转发模式的通路以及执行模式的通路；如果所述根设备与所述终端设备均处于所述接收端锁定状态，则开启针对有序训练集的注错功能，以使所述根设备以及所述终端设备均维持在所述接收端锁定状态；将所述数据通路切换为低延时模式的通路，并关闭所述注错功能。这样，能够保障可靠的完成低延时通路的切换，降低低延时通路切换的复杂度，扩展使用场景。