一种抑制漏电的存储器电路结构

本发明提供了一种抑制漏电的存储器电路结构，属于半导体存储技术领域，包括：接地电阻切换电路连接于存储阵列的SL读电路接地端，且接地电阻切换电路包含可切换电阻模块；温度检测模块用于检测环境温度并输出控制信号，控制接地电阻切换电路在环境温度达到设定阈值时使SL读电路接地端串接可切换电阻模块，在环境温度低于设定阈值时使SL读电路接地端断开可切换电阻模块并直连接地；参考调整模块连接于存储阵列的参考端，用于在可切换电阻模块串接时同步调整参考端的电流或电压特性；通过串接可切换电阻模块抬高SL电压，使未选中bitcell的VGS或VGD为负值，有效抑制高温漏电。