一种锁相环中压控振荡器加速起振电路

本发明属于集成电路时钟产生技术领域，特别涉及一种锁相环中压控振荡器加速起振电路。包括：时钟检测电路，所述时钟检测电路的差分输入端CLK、CLKN与锁相环中压控振荡器VCO的差分输出端相连，所述时钟检测电路的输出端与充放电电路的输入端一相连；充放电电路，所述充放电电路的输出端与迟滞比较器的输入端IN相连，并作为加速起振电路的输出端口VC；迟滞比较器，所述迟滞比较器的输出端OUT’与所述充放电电路的输入端二相连；本发明通过对时钟检测电路、充放电电路和迟滞比较器电路的结合，可实现对锁相环中VCO初始控制电压的调整和钳位，加速VCO起振，同时可实现锁相环加速起振状态与正常环路工作状态的平滑切换。