一种高精度、低保持误差采样保持电路

本发明涉及一种高精度、低保持误差采样保持电路，属于集成电路领域。该电路包括输入级运算放大器、逻辑电压比较器、逻辑使能控制开关和输出级运算放大器。输入级运算放大器的正相输入端接收输入信号，反相输入端接收反馈信号。逻辑使能控制开关的两端分别与输入级运算放大器的输出端和输出级运算放大器的正相输入端连接。输出级运算放大器的输出端与反相输入端连接，同时通过一反馈电阻与输入级运算放大器的反相输入端连接；根据逻辑电压比较器正相和反相输入端输入的电压信号，控制逻辑使能控制开关的开启和关断；其中，输出级运算放大器采用JFET管作为输入管。本发明可抑制保持模式下长时间工作时采样保持电路的电压漂移，降低保持误差。