非易失性存储结构及其制备方法

本申请涉及半导体技术领域，特别涉及一种非易失性存储结构及其制备方法，包括：基底；位于基底上的第一导电层，包括至少一个第一导电结构和第一介质层；层叠于第一导电层上的第一电极层，包括至少一个覆盖第一导电结构的第一电极结构，第一电极结构横跨第一导电结构和第一介质层；位于第一电极结构上的存储单元，通过第一电极结构与第一导电结构电性连接，并与相应电连的第一导电结构彼此横向偏移。本申请能够确保存储单元的平整性和各膜层的厚度均一性，无需CMP处理，从而避免引入CMP残留和刮伤，简化存储结构制备工艺并提升器件性能可靠性。