一种DC-DC降压芯片的缓启动电路

本发明公开了一种DC‑DC降压芯片的缓启动电路，包括：DC‑DC降压芯片，其输入引脚与缓启动电路的输入端电连接，输出引脚用于输出电压，反馈引脚用于接收反馈信号；延时抑制模块，其输入端与DC‑DC降压芯片的输入引脚电连接，输出端与DC‑DC降压芯片的反馈引脚电连接，用于在上电时控制反馈引脚的电压，使输出引脚的输出电压缓慢上升；反馈稳压模块，其输入端与缓启动电路的输出端电连接，输出端与反馈引脚电连接，用于采样缓启动电路的输出端的输出电压传输至反馈引脚。本发明可对部分没有EN引脚功能的DC‑DC降压芯片实现缓启动，适配对启动安全性和电压稳定性有要求的负载场景。