半导体结构及其形成方法

本申请提供一种半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底表面形成有若干闪存单元，所述闪存单元包括依次堆叠于所述半导体衬底表面的隧穿氧化层、浮栅层、栅间介质层和控制栅层，所述控制栅层与所述栅间介质层的厚度之比为(5‑15)：1，所述闪存单元侧壁形成有侧墙层；第一掺杂区，位于所述闪存单元两侧的半导体衬底中；第二掺杂区，位于所述侧墙层两侧的半导体衬底中；层间介质层，位于所述半导体衬底上覆盖所述半导体衬底、所述闪存单元和所述侧墙层。本申请提供一种半导体结构及其形成方法，可以在不影响源漏区掺杂工艺的情况下降低栅间深宽比，降低层间介质层填充难度，减少漏极之间短路的风险。