一种深沟槽半导体结构及其制备方法

本发明提供了一种深沟槽半导体结构及其制备方法，涉及半导体技术领域。该深沟槽半导体结构包括第一导电类型漂移区、第一导电类型存储区、第二导电类型基区以及贯穿第二导电类型基区、第一导电类型存储区，并延伸至第一导电类型漂移区的多个沟槽结构；每个沟槽结构包括一个栅极沟槽区和两个发射极深沟槽区；栅极沟槽区位于两个发射极深沟槽区之间。其中，发射极深沟槽区的深度大于栅极沟槽区的深度。基于此，本发明能够在对应半导体器件处于阻断状态时，优化耗尽区顶部的电力线分布，从而避免栅极沟槽附近发生提前击穿现象，进而能够在降低半导体制造工艺要求的基础上，提高导通电压和器件耐压参数之间的折中性能。