半导体器件的介电层结构及其制造方法

本发明提供一种半导体器件的介电层结构及其制造方法。该介电层结构包括：设置在金属布线层上的覆盖层；以及设置在覆盖层上的介电堆叠层。介电堆叠层包括依次设置的第一介电层、用以补偿覆盖层应力的应力补偿层、以及第二介电层。该形成方法包括依次沉积上述各膜层的步骤，并提供了一种在该介电层结构上形成双大马士革开口的特定刻蚀工艺。本发明通过在两层介电层之间引入应力补偿层，有效抵消了覆盖层引入的累积应力，使整个膜层堆叠的净应力减小，从而解决了因应力导致的金属层与介电层分层问题，显著提升了半导体器件的可靠性。