集成电路布局优化方法、装置及介质

本发明提供的一种集成电路布局优化方法、装置及介质，该方法包括：在全局布局和合法化之后，读入标准单元实例、布局行及原始线网数据；根据所述布局行构建行内单元数据结构；对所述行内单元数据结构执行多次迭代的原子微调操作，每一次原子微调操作至少包括对待调整单元的假设位置移动、基于多目标综合代价函数评估所述位置移动的总增益、以及根据所述总增益的正负决定应用所述位置移动或回滚至移动前状态；从所述原子微调操作后的行内单元数据结构中提取预设类型的时序关键单元，并对其独立执行多次局部重排优化。本发明能够为先进工艺下的超大规模集成电路提供高效、高精度且可直接落地的物理设计自动化优化方案。