原始名称记载: 长江存储控股股份有限公司

本申请一些实施例提供一种存储器装置及其操作方法、存储器系统，涉及半导体技术领域，能够降低读写数据的信号干扰，提高读写数据的准确度和存内计算的可靠性。存储器装置包括存储单元阵列和外围电路。存储单元阵列包括多个存储单元；至少一个存储单元被配置为存储权重值。外围电路与存储单元阵列耦接，且被配置为：根据与存储器装置执行存内计算相关的刷新频率，配置所述存储单元的阈值电压水平为对应的目标阈值电压水平；不同的刷新频率对应不同的目标阈值电压水平。

本公开实施例提供了一种存储器及其操作方法、存储器系统、存内运算电路，所述存储器支持存内运算，所述存储器包括：多条位线和外围电路，多条位线耦接于存储单元阵列；外围电路包括：多个页缓冲器和存内运算控制电路，所述存内运算控制电路耦接于所述多条位线和所述多个页缓冲器；所述存内运算控制电路被配置为：响应于控制信号，控制所述多条位线与所述多个页缓冲器中的至少一个页缓冲器导通；其中，在所述存内运算的不同阶段，与所述至少一个页缓冲器导通的所述位线的数量不同。

本公开实施例提供一种半导体器件，该半导体器件包括存储器阵列和与存储器阵列耦接的外围电路，外围电路被配置为：在第一编程循环的编程阶段，对第一字线施加第一编程电压，并同时对与第一字线相邻的第二字线施加第二编程电压；第一编程电压与第二编程电压的差值的绝对值小于第一预设值；在第一编程循环的编程阶段，对第三字线施加第一导通电压；第一导通电压小于第一编程电压，且第一导通电压小于第二编程电压。

本公开提供了一种半导体器件及其操作方法、系统、计算机可读存储介质，所述半导体器件包括存储阵列、与存储阵列耦接的外围电路，以及与存储阵列中的存储单元耦接的第一字线组和第二字线组；与第二字线组耦接的存储单元位于与第一字线组耦接的存储单元和与第一选择线耦接的选择晶体管之间；所述外围电路被配置为：在第一预充电阶段，对第一字线组中的字线施加第一电压，并对第二字线组中的字线施加第二电压；在第一预充电阶段之后的第二预充电阶段，对第一选择线施加导通电压，并按照从第一字线组到第二字线组的顺序依次对第一字线组中的字线和第二字线组中的字线施加第三电压；第一电压和第二电压均大于第三电压。

本申请提供了一种存储器系统、存储器系统的形成方法及封装结构，涉及半导体芯片技术领域。该存储器系统包括存储器和处理电路，存储器和处理电路通过接口电路耦接。接口电路包括第一接口电路和第二接口电路，存储器包括存储阵列和与存储阵列耦接的外围电路。其中，第一接口电路与外围电路耦接，第二接口电路与处理电路耦接，第一接口电路与第二接口电路耦接。本申请在存储器系统中设置了具有计算功能的处理电路，通过处理电路对权重数据进行处理，从而减少数据在处理器与存储器之间来回搬运，降低了处理器与存储器之间的访问时延和功耗的问题。