苏州四方杰芯电子科技有限公司

本发明涉及集成电路技术领域，公开了一种差分输入信号与SDM共模同步的联动电路，设于PGA与SDM之间，配置为接收PGA输出的第一差分输出信号和参考共模电平VCM，输出共模同步后的第二差分输出信号至SDM；该电路包括开关电容网络、输出驱动网络以及两相非交叠时钟，开关电容网络在第一相位PH1下采样参考共模电平VCM和偏置电压，在第二相位PH2下将采样结果传输至反馈节点形成反馈节点电压；输出驱动网络接收第一差分输出信号，并通过反馈节点电压进行反馈调节，使第二差分输出信号的共模电压锁定为参考共模电平VCM。本发明在无需增设额外运放电路的前提下，消除SDM输入差分信号因共模变化引入的增益误差，提高输出精度且保持低功耗。