人工智能芯片及其操作方法、多芯片系统和电子设备

本申请涉及人工智能芯片及其操作方法、多芯片系统和电子设备。对于访问目的端人工智能芯片中的相同内存地址的读写请求，源端人工智能芯片可以利用其动态维护的源端写等待列表，使读请求被限制为在先发出的写请求到达目的端人工智能芯片之后才被允许发出，因此，能够避免该读请求相比于该写请求提前完成交换转发，从而有助于降低基于交换转发的跨芯片访问的同地址读写操作时序错乱的风险。进一步地，对于访问目的端人工智能芯片中的相同内存地址的读写请求，目的端人工智能芯片可以利用其动态维护的目的端写等待列表，使读请求对应的读操作被限制为在写操作完之后被执行，以进一步降低基于交换转发的跨芯片访问的同地址读写操作时序错乱的风险。