CNIPA.AI
返回搜索
档案

一种降低SOI MOS器件高温下PN结反偏漏电的方法

发明专利未知
1浏览
10权利要求 · 1 独立
§ Ⅰ

卷宗概要

发明人

葛超洋; 徐何军; 郑良晨; 常瑞恒; 秦鹏啸; 葛江晖; 黄天; 魏润

申请日

Jul 29, 2026

公开日

Oct 16, 2026

IPC 分类

H10D 30/01 (2025.01)H10D 30/67 (2025.01)H10D 62/10 (2025.01)H10D 62/00 (2026.01)

本发明公开一种降低SOI MOS器件高温下PN结反偏漏电的方法,在SOI MOS器件的阱区底部与埋氧层之间的中性区内引入复合中心层,降低局域有效本征载流子浓度,抑制SOI MOS器件高温下PN结反偏漏电。该复合中心层位于漏PN结空间电荷区边缘的中性区一侧,且与最终形成的器件沟道存在一定距离,不影响SOI MOS器件的阈值电压、开态电流和亚阈值摆幅;使用离子注入方法形成该复合中心层,与标准SOI CMOS工艺兼容。因此,本发明在不改变器件开态特性的前提下,显著降低SOI MOS器件在高温环境下的PN结反偏漏电,提高器件的高温稳定性和可靠性。