屏蔽栅半导体器件及其制造方法

本发明公开了一种屏蔽栅半导体器件，包括：沟槽以及形成于沟槽中的源极导电材料层。沟槽形成于第一导电类型掺杂的第一外延层中，源极导电材料层和沟槽的侧面之间间隔有屏蔽介质层。源极导电材料层的顶部连接到由正面金属层组成的源极。在沟槽的底部的第一外延层中形成有第二导电类型掺杂的保护层，保护层将沟槽的底部表面包覆用以降低沟槽的底部表面处的电场强度。源极导电材料层的底部表面至少穿过沟槽的底部表面以和保护层接触，保护层通过源极导电材料层连接到源极。本发明还公开了一种屏蔽栅半导体器件的制造方法。本发明能在栅极结构的沟槽底部形成保护层以将沟槽底部的电场强度的同时还能在不增加芯片面积的条件下将保护层连接到固定电极。