半导体元件排列结构

本发明公开一种半导体元件排列结构，其包括载板、粘着部及半导体元件。粘着部设置于载板上。半导体元件设置于粘着层部上，且包括半导体叠层、保护层、第一导电层及第二导电层。保护层设置于半导体叠层上，且具有第一部分与第二部分。第一导电层设置于半导体叠层上。第二导电层设置于第一导电层上。其中，第一部分与粘着部接触。其中，第二部分与粘着部间隔一距离。