基于可分离字线SRAM的存内计算深度卷积计算电路

本发明公开了一种基于可分离字线SRAM的存内计算深度卷积计算电路，包括：可分离字线SRAM近存计算阵列，用于在卷积核移位时通过切换字线导通状态替换部分数据，并将存储于阵列中的单bit数据与权重数据执行乘加运算，生成部分积；权重数据处理模块，用于对权重数据进行编码处理，并根据移位控制信号对编码后的权重数据的流向进行重排；移位控制模块，用于控制所述可分离字线SRAM近存计算阵列内部字线的导通状态，实现卷积核在特征图上的移位，且在移位过程中对部分数据进行重加载；结果聚合模块，用于对所述部分积进行聚合，输出卷积计算结果。本发明以可控的电路复杂度降低了访存开销与功耗，提升了深度卷积运算的运算效率。