一种可编程分频时钟生成电路及方法

本申请公开了一种可编程分频时钟生成电路及方法，所述电路包括：信号调理模块，其输入端接入高频时钟信号，输出端输出调理后的模拟信号；电压比较模块，其第一输入端连接所述信号调理模块的输出端，其第二输入端连接一可调参考电压源，输出端输出方波脉冲信号；数字同步采样模块，包括级联的第一D触发器和第二D触发器；所述第一D触发器的时钟输入端连接所述电压比较模块的输出端，数据输入端连接其自身的反相输出端，正向输出端输出中间时钟信号；所述第二D触发器的时钟输入端连接所述中间时钟信号，数据输入端接收外部系统时钟信号，输出端输出测量时钟信号。本申请实现了比较阈值的软件可调，能够适配不同幅度的输入信号。