一种混合多进制算术逻辑单元阵列处理器

本发明公开了一种混合多进制算术逻辑单元阵列处理器，属于数字集成电路技术领域。当计算任务需要不同数据位使用不同进制（如六十进制与十进制混合）时，标准二进制阵列只能以二进制模拟。本发明包含可配置基数ALU单元阵列，各单元基数独立可调；跨基数进位传播电路，低位单元向高位单元的进位值由该单元配置基数确定并经进位线传递；跨基数互连网络，支持相邻直连、行列广播和对角线交换；运行时基数重配置控制器，支持全局、行或列、单元三种配置粒度，流水线间隙完成切换；混合基数数据分解与重组单元，将输入数据按单元基数分解并行运算后重组输出。本发明使不同单元可同时运行不同进制，适用于混合基数并行计算领域。