CNIPA.AI
返回搜索
档案

存储阵列、存储器和电子设备

发明专利未知
14权利要求 · 3 独立
§ Ⅰ

卷宗概要

发明人

徐胜强; 欧阳思惠; 徐亮; 方亦陈; 许俊豪

申请日

Apr 27, 2025

公开日

Oct 27, 2026

IPC 分类

G11C 16/04 (2006.01)G11C 16/30 (2006.01)

本申请提供一种存储阵列、存储器和电子设备,涉及半导体技术领域,用以优化如何选中存储阵列的控制信号线的问题。在该存储阵列中,多个存储层沿第一方向层叠设置,多条字线在垂直于第一方向的平面内阵列排布,多条字线与多个存储层中沿第一方向堆叠的存储单元连接,每条字线与第一晶体管和第二晶体管同时连接,通过控制第一晶体管和第二晶体管的导通和关断实现是否选中字线。该存储阵列可减少控制线的数量,该控制线用于连接存储阵列和控制存储阵列中存储单元读写的控制电路。

登录后阅读全文

已显示权利要求 1。免费注册即可阅读全部 14 项权利要求、说明书全文、全部附图、翻译和法律状态。

  • 全部权利要求
  • 技术领域
  • 背景技术
  • 发明内容
  • 附图说明
  • 具体实施方式