返回搜索
档案
PHASE-LOCKED LOOPS (PLL), INCLUDING TIME-TO-DIGITAL CONVERTER (TDC) GAIN CALIBRATION CIRCUITS AND RELATED METHODS
发明专利审中
§ Ⅰ
卷宗概要
发明人
LU, Ping; PANDITA, Bupesh; CHEN, Minhan
申请日
Feb 19, 2024
公开日
Jan 6, 2026
IPC 分类
G06FH03LH03L
CPC 分类
G06FG06FH03LH03L