CNIPA.AI
返回搜索
档案

COMPACT FREQUENCY-LOCKED LOOP ARCHITECTURE FOR DIGITAL CLOCKING

发明专利审中
2浏览
§ Ⅰ

卷宗概要

发明人

ABCARIUS, John; BHATTA, Debesh; WEIL, Andrew; ONDRIS, Robert Martin; YIN, Wenjing

申请日

Feb 22, 2024

公开日

Jan 6, 2026

IPC 分类

H03LH03LH03LH03L

CPC 分类

H03LH03LH03LH03L