中国电子科技集团公司第五十八研究所

本发明公开一种三维侧壁空腔铁电存储器的制备方法及其结构，基于标准CMOS后端工艺实现铁电电容器件垂直堆叠与金属线路间的电器隔离，通过二氧化硅为层间介质、金属为互联层、碳化硅为选择牺牲层，制备交替堆叠结构；通过在每层氮化钛导电极板复合氮化硅牺牲层，低多层复合结构的深沟槽的刻蚀难度，实现多层堆叠一次性贯通的深槽刻蚀。本发明进一步通过选择性侧蚀去除氮化硅牺牲层，在每一层氮化钛极板侧壁形成独立侧向空腔；通过原子沉积铁电介质与电极薄膜，在各层侧壁空腔形成堆叠式铁电电容单元；通过反刻打通沟道底部并填充钨塞作为各层电容的一端电极公共引出，以及通过对各层氮化钛极板台阶式打孔，实现逐层电容的另一端电极独立引出。

本发明公开一种降低PD‑SOI MOS器件高温漏电的BOX界面修复方法，本发明在PD‑SOI MOS器件的所有高温工艺完成之后，从衬底硅的背面对埋氧层与衬底硅之间的界面进行修复处理。所述修复处理包括背面激光退火和/或背面氢退火，用于消除或降低该界面在高温工艺中产生的缺陷、应力损伤和杂质聚集。由于该界面的缺陷和应力是顶层硅底部中性区缺陷产生的主要源头，修复该界面可从根源上阻断缺陷向中性区的传播，提高中性区少数载流子寿命，从而抑制高温下PN结反偏扩散漏电流。本发明不损伤有源区，与标准CMOS工艺兼容。因此，本发明适用于PD‑SOI工艺在航空航天、汽车电子、石油钻井等高温环境中的应用效果。

本发明公开一种锁相环自动校准电路及校准方法，涉及集成电路技术领域，校准步骤包括粗调频段和细调锁定，校准电路包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、小数分频器、调谐电压检测电路、锁定检测电路和数字寄存器。锁相环自动校准电路及校准方法通过对压控振荡器的各子频段进行校准，将频率定位到目标频率所在频段，并通过锁相环路进行精细锁相，在不影响频率调节范围和调谐增益的前提下，解决了温度和工艺角变化导致频段偏移锁相环失锁的问题。

本发明公开一种降低PD‑SOI MOS器件高温漏电的方法，在PD‑SOI MOS器件的浅沟槽隔离中采用双层填充结构，浅沟槽隔离底部填充高应力材料，浅沟槽隔离顶部填充无应力或低应力材料：浅沟槽隔离底部应力层对阱区底部中性区施加横向机械应力，使中性区硅的能带结构发生畸变，增加少数载流子的散射率，等效降低少数载流子扩散系数，从而抑制高温下少数载流子向耗尽区边界的扩散漏电；浅沟槽隔离顶部填充层不向沟道区施加显著应力，保持沟道区少数载流子的高迁移率。本发明不引入额外杂质和退火工艺，与标准CMOS工艺兼容，且不影响器件开态特性。因此，本发明特别适用于降低PD‑SOI MOS器件高温漏电，提高PD‑SOI工艺的高温环境应用效果。