원래 이름 기록: 无锡华润上华科技有限公司

本发明涉及一种存储器，每个存储单元包括：第一NMOS管，包括有源区和栅极，有源区连接控制栅端口；第二NMOS管，包括有源区和栅极，有源区连接TNU端口；第一PMOS管，包括第一有源区、第二有源区及栅极，第一有源区连接位线端口，第一NMOS管的栅极、第二NMOS管的栅极及第一PMOS管的栅极相互连接；选择晶体管，为PMOS管，包括第一有源区、第二有源区及栅极，选择晶体管的第一有源区连接选择线端口，选择晶体管的第二有源区与第一PMOS管的第二有源区连接，选择晶体管的栅极连接字线端口。本发明采用正负压设计，存储单元内的器件各自所需承受的最大电压降低至正电压设计的一半，且外围电路也可免去高压器件的设计，减小了外围电路的面积。

本发明涉及一种存储器，包括：芯片电源模块；存储器阵列，包括多个存储单元；数据输出端口，用于输出被选中的存储单元存储的数据；感应自锁模块，与芯片电源模块、存储器阵列和数据输出端口连接，用于根据芯片电源模块输出的电源电压控制读取操作时读取通路的导通时长；在读取通路导通结束时，对数据输出端口的输出进行锁存；从读取操作的使能信号变化至第一状态开始到导通结束的时长，随电源电压的降低而延长。本发明于被选中的存储单元存储的数据传输至数据输出端口后，将数据输出端口的输出锁存在导通结束时的状态，避免读取时间过长导致“弱1”状态的存储单元的数据在数据输出端口从“0”变为“1”，提升了读取结果的可靠性。

本发明涉及一种差分信号输入电路，包括：滤波单元，连接电源与地线；第一二极管单元，包括第一二极管和第二二极管，第一二极管的正极与第二二极管的负极连接至第一二极管单元的第一端口，第二二极管的正极与第一二极管的负极连接至第一二极管单元的第二端口；第二端口连接所述滤波单元；第一开关管，第一开关管的控制端连接差分输入正端口；第二开关管，第二开关管的控制端连接差分输入负端口；第一端口连接差分输入正端口或差分输入负端口。本发明提升了差分输入正端口/差分输入负端口与滤波单元之间的隔离度，减小了耦合电容，从而降低了对差分输入信号的干扰。并且差分输入正端口与负端口在ESD时通过二极管泄放静电电流，提升了ESD保护效率。

本发明涉及一种横向扩散金属氧化物半导体场效应管及其制造方法，所述方法包括：在晶圆的第一主面形成硬掩膜；进行有源区光刻和刻蚀，在需要形成场氧层的位置去除所述硬掩膜；形成所述场氧层；在所述第一主面形成图案化的光刻胶层，覆盖在不需要形成漂移区的位置上方；以所述光刻胶层为注入阻挡层，进行漂移区注入，漂移区注入的注入离子穿过所述硬掩膜和场氧层进入晶圆中。本发明在漂移区注入时，利用硬掩膜对场氧层边缘处的注入离子进行阻挡，从而避免此处的PN结结深过深和离子掺杂浓度过高，能够实现此处JFET区域的注入离子快速耗尽，进而降低此处的电场强度，优化提高器件耐压和可靠性。

本发明涉及一种结型场效应晶体管器件结构，包括：衬底；浅槽隔离结构；阱区，至少部分位于浅槽隔离结构的下方、且至少部分位于衬底的上方；多个深槽结构，在导电沟道宽度方向上每隔一段距离设有一个，各深槽结构的深度大于阱区的深度，从而将阱区分隔为多个；深槽结构包括位于深槽槽壁的绝缘层、和位于深槽中且被绝缘层环绕包围的隔离区栅极；浅槽隔离结构包围各深槽结构；源极区，与阱区直接连接；漏极区，与阱区直接连接；浅槽隔离结构至少部分位于源极区与漏极区之间，各深槽结构位于源极区与漏极区之间；沟道栅极，位于源极区和漏极区之间的浅槽隔离结构上、且位于导电沟道表面上方。本发明能够在一个管芯中形成具有不同的截止电压的JFET。

本发明涉及一种半导体结构中斜坡台面的制造方法及半导体器件，所述制造方法包括：形成第一目标膜层；根据斜坡台面的顶面设计形状和顶面设计尺寸，对所述第一目标膜层进行光刻和第一干法刻蚀，第一干法刻蚀后剩余的第一目标膜层为第一目标结构；所述第一目标结构的顶面形状和顶面尺寸与所述顶面设计形状和顶面设计尺寸相同；在所述第一目标结构上形成目标厚度的第二目标膜层，所述目标厚度根据斜坡台面的斜坡设计角度确定，所述第二目标膜层与所述第一目标膜层的材料相同；对所述第二目标膜层进行第二干法刻蚀，形成斜坡台面，所述斜坡台面的斜坡部包括第二干法刻蚀后剩余的第二目标膜层。本发明可以较为准确地控制形成的斜坡角度。