원래 이름 기록: 粤芯半导体技术股份有限公司

本发明提供一种efuse读写电路及其读写方法，efuse读写电路包括至少一个efuse读写区块。efuse读写区块包括：efuse存储阵列，包括若干个存储单元；编程控制模块，包括n个编程控制单元，分别连接各位线的第一端，通过与字线配合选中任意存储单元并对选中存储单元进行编程操作；读取控制模块，包括n个读取控制单元，分别连接各位线的第二端，通过与字线配合选中任意存储行；数据读取模块，包括n个数据读取单元，分别连接于各位线的第二端和各读取控制单元之间，基于参考信号对选中存储行的各存储单元进行读取操作；参考信号模块，用于提供参考信号。通过本发明解决了efuse存储阵列在整个读写电路中占比较小的问题。

本发明涉及半导体器件技术领域，特别是涉及一种屏蔽栅沟槽VDMOS场板制备方法、系统及结构。目前VDMOS器件的沟槽深宽比过大使得在屏蔽栅多晶硅间隙填充过程中，容易出现底填充孔隙及贯穿沟槽的缝隙，该缝隙导致在后续刻蚀工艺中，屏蔽栅多晶硅顶部常容易形成叉子状形貌。本发明对原始多晶硅层进行快速热退火，利用快速高温退火技术促进原始多晶硅层中的晶粒生长，消除多晶硅沉积过程中的孔隙和缝隙形貌缺陷，得到无缝隙、平整密实的大晶粒多晶硅层，使得后续对所述大晶粒多晶硅层进行回刻不会形成V型形貌，最终得到平整密实的屏蔽栅多晶硅层避免产生叉子状形貌，从而提升屏蔽栅附近的电场分布质量并提升VDMOS器件的性能与质量。

本发明涉及半导体器件制备及测试技术领域，特别是涉及一种N阱与深P阱结测试结构、制备方法及测试方法。上述N阱与深P阱结测试结构在N阱和P阱之间设计了一种特殊深沟槽结构，该深沟槽结构恰好由所述N型外延层表面穿透至所述深P阱层内，使得N阱电流只能通过目标N阱/深P阱PN结流向P阱，而不会流向深P阱下方的外延层，构成了独立的N阱/深P阱PN结二极管结构。能够模拟待测LDEMOS器件的N阱/深P阱PN结，单独测试N型LDEMOS器件的N阱与深P阱层之间PN结的纵向击穿电压和结电容，进而得到更加准确的LDEMOS器件的击穿特性分析及其可靠性失效分析结果。