重庆平伟半导体股份有限公司

本发明公开一种具有上电自锁功能的机载高压直流母线电容自动放电电路包括防倒灌隔离单元、辅助电源稳压及母线同步采样单元、比较器供电滤波单元、差分RC时序自锁采样单元、比较器判别单元、SiC‑MOS栅极驱动单元及高压残压泄放主回路。本发明利用两路分压网络搭配容值差异滤波电容，通过充放电速率差纯硬件实现上电自锁；下电阶段C5快速放电使A电压低于B，比较器翻转驱动SiC‑MOS导通泄放母线残压。本发明采用单比较器拓扑，与在先双电容三极管时序方案技术路线完全区隔，具有上电绝对安全、零待机功耗、欠压阈值可调、纯硬件高可靠等优势。

本发明公开一种多层外延的积累型平面SiC MOSFET改进结构及其制造方法，通过在常规积累型平面SiC MOSFET的基础上，采用分步生长外延层的形式来形成积累型沟道，避免了离子注入时带来的晶格损伤。同时通过在第二层外延中心进行P型离子的浅注入形成表面P型薄膜，使控制开关的栅极由常规的MOSFET开关，变成JFET开关，弥补了常规积累型MOSFET带来的低阈值电压的影响。

本发明公开一种集成碳化硅栅源二极管的SGT器件及其制造方法，通过使用PN结耗尽层代替层间氧化层的概念，将原本沟槽内的多晶硅栅极‑氧化层‑多晶硅分离栅结构转化成对应相同厚度的N型多晶碳化硅栅极‑低掺杂N型碳化硅‑P型碳化硅分离栅这样的PIN二极管结构。该结构使SGT器件在短路耐受测试中，利用栅源二极管反向电流的正温度特性，使短路发生时，局部温升会导致集成PIN的栅源漏电增大，而增大的漏电流能利用栅极电阻自动减小栅极电压以提高其短路耐受能力。同时，通过仿真结果的对比，其替代后的正向导通及耐压特性与常规结构基本一致。