广东芯粤能半导体有限公司

本申请涉及一种半导体器件的制备方法、电子设备，器件包括：提供衬底；于衬底内形成多个掺杂柱，以及与掺杂柱侧壁相接触，交替排列的第一基区，第二基区；其中，第一基区的宽度大于第二基区，等于相邻掺杂柱的间距；形成贯穿第一基区、第二基区的栅沟槽；栅沟槽沿第一方向延伸至部分嵌入掺杂柱；于栅沟槽内形成栅极结构；栅极结构顶面高于衬底的顶面，且包括沿第二方向间隔布设，覆盖第二基区的导电部；形成覆盖栅极结构的层间介电层，以及位于相邻层间介电层的金属插塞；金属插塞沿第二方向与第一基区顶面、相邻第一基区之间的衬底顶面，以及掺杂柱的部分顶面相接触，能够显著加密沟道，获得更低的导通电阻并提升器件的动态特性。

本申请涉及一种半导体结构及其制备方法，结构包括：阱区组，经由衬底的第一表面向内延伸，包括沿第一方向间隔设置，沿第二方向延伸的第一阱区，以及沿第二方向间隔设置，连接相邻第一阱区的第二阱区；其中，第一阱区、第二阱区内包括基区，以及顶面在基区顶面内的源区；掺杂区，位于第二阱区内，经由第一表面贯穿源区，并向衬底内延伸，用于形成欧姆接触；复合栅，沿朝向衬底的方向贯穿第一阱区，包括：位于相邻掺杂区之间的第一栅极，以及与相邻第一栅极相连的第二栅极；第二栅极包括覆盖第一阱区的顶面的延伸部；延伸部包括导电材料；至少能够显著加密沟道，获得更低的导通电阻。