深圳市紫光同创电子股份有限公司

本申请公开了一种移位寄存器的时钟生成电路、芯片及电子设备。该电路包括第一、第二时钟生成支路和第一、第二延时反馈支路。两时钟生成支路分别基于预设时钟信号及其反相信号、预设使能信号和相应延时反馈信号，生成第一、第二控制信号及正相、反相时钟信号。两个控制信号分别与正相、反相时钟信号相位相反，正相、反相时钟信号分别与预设时钟信号相位相同、相反。两延时反馈支路分别对第二、第一控制信号进行延时，生成逻辑相同的第一、第二延时反馈信号并交叉反馈，使两路时钟信号的高电平建立时刻受到延时约束，在高电平时段之间形成间隔，从而降低时钟信号的占空比和数据串通风险，提高对器件及走线延时偏差的容忍能力和移位寄存器可靠性。

本申请公开了一种存储控制系统和数据传输方法，存储控制系统包括：存储模块、物理层模块及控制模块，物理层模块的片选输出端口与对应的存储模块的片选控制端口连接，不同的存储模块可以分别被选中进行数据传输，最小访问数量下降到单个存储模块，多个存储模块按照区域划分方式被划分为至少两个存储区域；每个存储区域传输预设长度的数据，可根据应用场景的需要进行不同长度的数据传输，控制模块根据目标传输数据的长度和区域映射关系，在至少两个存储区域中确定目标存储区域及目标存储模块；并向目标存储模块发送片选控制信号；与目标存储区域进行目标传输数据的数据传输，从而根据应用场景的需求灵活配置数据传输带宽，满足不同场景的传输需求。