検索に戻る
案件記録

电路设计与仿真验证一体化实现方法及设备、存储介质

発明有効
9閲覧数
10請求項 · 3 独立
§ Ⅰ

案件概要

発明者

魏利娟; 冼举名

IPC分類

G06F 30/33 (2020.01)G06F 30/3312 (2020.01)G06F 30/323 (2020.01)G06F 30/333 (2020.01)G06F 30/367 (2020.01)G06F 30/392 (2020.01)G06F 30/394 (2020.01)G06F 30/398 (2020.01)G06F 119/12 (2020.01)

本申请提出了一种电路设计与仿真验证一体化实现方法及设备、存储介质。所述方法用于基于ROM编译程序的电路设计与仿真验证,包括:获取用户在ROM编译程序中输入的配置需求及初始数据;根据所述配置需求及初始数据生成电路设计对应的版图及网表;根据配置需求及初始数据生成矢量文件;根据版图和所述网表生成后仿网表;通过测试平台并基于后仿网表进行后仿真;根据后仿真的结果及矢量文件进行仿真验证。基于此,本申请可以在ROM编译程序进行电路设计之后直接进入自动化仿真验证流程,实现例如ROM的电路设计与仿真验证的一体化流程,降低人工参与度,整体效率高,并且可以杜绝人工误判的可能性,确保电路设计及仿真验证的可靠性。

外部リソース