二维半导体堆叠器件结构及其制备方法

本发明提供一种二维半导体堆叠器件结构及其制备方法，通过第一层间介质层与第二层间介质层键合工艺，实现了二维半导体器件的三维垂直堆叠，有效解决了传统二维半导体薄膜转移工艺中常见的有机残留物引入、材料褶皱和断裂等问题，从而显著增强了堆叠结构的完整性和长期工作稳定性。同时，利用键合界面的介质层构建了高效的层间隔离屏障，实现了两层二维半导体层之间的高效电学隔离，解决了现有堆叠架构中阈值电压的串扰问题，实现了上下层晶体管阈值电压的独立精准调节，为器件性能优化提供了更大的灵活性。