一种基于众核系统的DDR快速启动与仿真系统

本发明特别涉及一种基于众核系统的DDR快速启动与仿真系统。该基于众核系统的DDR快速启动与仿真系统，包括CPU、FPU、SFU、ALU、GPU和Store_unit单元；Store_Unit单元负责整个众核系统的存储，由DDR组成，RTL代码的实现方式为DDR IP加控制器的形式，通过控制器的对外接口连接到众核系统存储数据，并下发给DDR IP进行数据的存储；所述Store_Unit单元在DDR进行初始化时，对DDR的所有存储单元bank进行充电；同时在写入或者读出数据后，若所述Store_Unit单元收到response信号，则对对应的存储单元bank的行或列进行充电，且预先充电的时间在DDR自检的时间进行。该基于众核系统的DDR快速启动与仿真系统，能够对数据精度进行实时调整，更快速启动DDR，确保整个仿真速度以及上板测试的速度的稳定和快速性。