検索に戻る
案件記録

一种多芯片封装结构及封装方法

発明有効
4閲覧数
15請求項 · 2 独立
§ Ⅰ

案件概要

IPC分類

H10W 70/62 (2026.01)H10W 70/63 (2026.01)H10W 90/00 (2026.01)H10W 74/01 (2026.01)H10W 72/00 (2026.01)

本申请公开一种多芯片封装结构及封装方法,该多芯片封装结构包括:第一芯片、第二芯片和基板;所述基板包括相对的第一表面和第二表面;所述第一芯片与所述基板的第一表面电性连接;所述第二芯片与所述基板的第二表面电性连接,所述第一芯片在第二芯片所在平面上的投影,与第二芯片所在区域存在至少部分重叠;所述第一芯片和所述第二芯片之间通过设置在所述基板内的导电金属电性连接。如此相较于平面并排的方式,可以减小多芯片封装结构的占地面积。相较于将多个芯片垂直堆叠在基板正面的方式,可以减少多芯片封装结构的厚度。

外部リソース