一种用于三进制计算的延迟进位处理方法及系统

本发明涉及计算机算术与数字电路技术领域，尤其涉及一种用于三进制计算的延迟进位处理方法及系统。获取至少两个三进制操作数并按位拆分；为每一位建立包括值层字段和进位层字段的延迟进位表示，其中值层字段记录本位三进制余数，进位层字段记录待传递至高位的数值进位数量；在中间累加阶段，对同一位输入执行本位求和，将求和结果分解为本位三进制余数和本位数值进位，并累加进位层字段；从低位到高位传播进位层字段，生成标准三进制累加结果。本发明能够解决或至少减轻现有三进制多操作数累加过程中，中间累加阶段频繁进行跨位进位传播而导致位间依赖增强、组合逻辑路径增长的问题，提供一种用于三进制计算的延迟进位处理方法及系统。