検索に戻る
案件記録

一种内存缓冲芯片的调试系统与方法及电子设备

発明不明
10請求項 · 3 独立
§ Ⅰ

案件概要

発明者

请求不公布姓名; 请求不公布姓名; 请求不公布姓名; 请求不公布姓名; 请求不公布姓名

出願日

Aug 21, 2026

公開日

Oct 16, 2026

IPC分類

G06F 11/362 (2025.01)G06F 13/40 (2006.01)G06F 13/42 (2006.01)

本发明提出一种内存缓冲芯片的调试系统与方法及电子设备,调试子单元通过第一总线与主机通信连接,调试子单元通过第二总线与内存缓冲芯片通信链接,第一总线和第二总线未接入主机端内存缓冲芯片之间的主数据通路;主机用于向调试子单元发送调试命令;调试子单元用于执行调试命令,以完成内存缓冲芯片的相关的调试操作。通过调试子单元修改内存缓冲芯片中的状态寄存器和/或控制寄存器,在内存缓冲芯片的调试过程中,不需要修改主机BIOS中的参数,不需要重启,芯片参数调优的迭代周期从分钟级缩短至秒级,提升了调试效率。

ログインして全文を読む

請求項 1 を表示しています。無料登録で全 10 項の請求項、明細書全文、全図面、翻訳、法的状態を閲覧できます。

  • 全請求項
  • 技術分野
  • 背景技術
  • 発明の概要
  • 図面の説明
  • 発明を実施するための形態

外部リソース