検索に戻る
案件記録

一种存储器、处理器芯片及电子设备

発明不明
9請求項 · 3 独立
§ Ⅰ

案件概要

発明者

商新超; 闵言灿; 相曾龙; 张轩; 何志龙

出願日

Apr 8, 2025

公開日

Oct 16, 2026

IPC分類

G11C 29/26 (2006.01)

本申请涉及存储器技术领域,提供一种存储器、处理器芯片及电子设备,用以改善现有存储器测试写入数据所需时间较长的问题。存储器,包括多个存储阵列和多个写使能电路,多个写使能电路与多个存储阵列一一对应;写使能电路用于接收存储阵列选择信号和测试模式信号;写使能电路用于在测试模式信号有效时,向存储阵列的使能端输出有效的阵列使能信号;写使能电路还用于在测试模式信号无效时,向存储阵列的使能端输出与存储阵列选择信号的使能状态相同的阵列使能信号;存储阵列用于在使能端有效时写入数据;至少两个存储阵列对应的写使能电路接收同一个测试模式信号。

ログインして全文を読む

請求項 1 を表示しています。無料登録で全 9 項の請求項、明細書全文、全図面、翻訳、法的状態を閲覧できます。

  • 全請求項
  • 技術分野
  • 背景技術
  • 発明の概要
  • 図面の説明
  • 発明を実施するための形態

外部リソース