検索に戻る
案件記録

半导体结构及其形成方法

発明不明
2閲覧数
21請求項 · 2 独立
§ Ⅰ

案件概要

発明者

任弘毅; 金辉; 訾雪慧; 单国鹏; 程占明; 周朝锋

出願日

Apr 9, 2025

公開日

Oct 16, 2026

IPC分類

H10B 41/35 (2023.01)

一种半导体结构及其形成方法,半导体结构包括:阻挡层,至少位于相邻的存储单元区域之间的衬底中,阻挡层具有第二掺杂离子,其中,第二掺杂离子的类型与第一掺杂离子的类型相同,且第二掺杂离子的浓度大于第一掺杂离子的浓度;叠层栅结构,位于存储单元区域的位线上;隔离层,位于位线露出的衬底上,且隔离层的底部与阻挡层的顶部相接触;本实施例中,由于第二掺杂离子的浓度大于第一掺杂离子的浓度,因此,沿阻挡层指向位线的方向,产生内建电场,有利于阻挡位线中的沟道耗尽层中的电子从隔离层底部流向相邻的存储单元区域中,相应降低了沟道耗尽层中的电子从隔离层底部流向相邻存储单元区域中的概率,从而降低了隔离层底部的漏电流。

外部リソース