検索に戻る
案件記録
一种半导体芯片集成封装测试的测试点选择方法
発明不明
10請求項 · 1 独立
§ Ⅰ
案件概要
IPC分類
G01R 31/28 (2006.01)G06N 5/04 (2023.01)G06F 18/25 (2023.01)G06F 18/27 (2023.01)G06N 3/126 (2023.01)G06N 3/094 (2023.01)G06N 3/0475 (2023.01)G06N 3/045 (2023.01)
本发明提供一种半导体芯片集成封装测试的测试点选择方法,包括:构建有向无环因果图,通过执行因果干预与灵敏度分析筛选因果瓶颈节点集,采用超维编码为每个因果瓶颈节点生成对应超维原型矩阵并存入原型记忆库,对因果瓶颈节点的时域信号进行稀疏表示,生成稀疏基矩阵,基于标称测量函数构建广义测量算子,并采用贪心算法与局部交换优化策略,筛选候选测试点集,构建并训练混合深度回归器,基于训练好的混合深度回归器,结合智能优化算法搜索最优测试点集,构建并训练故障混淆生成器与测试点策略网络,采集最优测试点集的响应数据,基于故障混淆生成器与测试点策略网络进行模型的在线微调,从而提升故障检出率与量产阶段的工艺偏差鲁棒性。
ログインして全文を読む
請求項 1 を表示しています。無料登録で全 10 項の請求項、明細書全文、全図面、翻訳、法的状態を閲覧できます。
- 全請求項
- 技術分野
- 背景技術
- 発明の概要
- 図面の説明
- 発明を実施するための形態
外部リソース