検索に戻る
案件記録
半导体结构和形成半导体器件的方法
発明不明
23閲覧数
10請求項 · 3 独立
§ Ⅰ
案件概要
発明者
陈雅雯; 邱于凡; 陈述文; 熊德智; 丁致远
出願日
Jun 18, 2026
公開日
Oct 20, 2026
IPC分類
H10D 84/01 (2026.01)H10D 84/83 (2025.01)H10P 50/24 (2026.01)H10P 50/28 (2026.01)H10W 20/00 (2026.01)H10W 20/20 (2026.01)H10W 20/42 (2026.01)
本发明提供一种半导体结构及其形成方法,该结构具有设置在衬底上的多个沟道和连接至多个沟道的源极/漏极。源极/漏极包括第一层和位于第一层上方的第二层。该结构还包括位于源极/漏极上方的CESL和位于CESL上方的ILD层。该方法还包括翻转结构以使衬底的背侧朝上,以及在衬底的背侧上方沉积介电层。该方法还包括使用蚀刻剂气体执行蚀刻工艺以形成沟槽,沟槽延伸穿过介电层和衬底以暴露源极/漏极。蚀刻剂气体可以包括含硫气体。在蚀刻工艺期间,蚀刻剂气体与由沟槽暴露的材料反应,以在沟槽内形成钝化层,钝化层抑制源极/漏极的蚀刻。
外部リソース