一种时间数字转换器的参数测试电路及方法

本申请实施例提供一种时间数字转换器的参数测试电路及方法，该参数测试电路包括：信号整形匹配模块，输入端用于接收待测时间数字转换器芯片输出的启动信号；可控延时波形发生器，输入端与所述信号整形匹配模块的输出端连接，用于在接收到所述启动信号时生成相对于所述启动信号具有可控延时的停止信号；基准时钟模块，输出端分别与所述可控延时波形发生器的参考时钟输入端和所述待测时间数字转换器的采样时钟输入端连接，用于向所述可控延时波形发生器和所述待测时间数字转换器提供同一路时钟信号；接口，用于连接所述待测时间数字转换器；其中，基准时钟模块、所述信号整形匹配模块、所述可控延时波形发生器以及所述接口布设于同一块印制电路板。