検索に戻る
案件記録

存储阵列、存储器和电子设备

発明不明
14請求項 · 3 独立
§ Ⅰ

案件概要

発明者

徐胜强; 欧阳思惠; 徐亮; 方亦陈; 许俊豪

出願日

Apr 27, 2025

公開日

Oct 27, 2026

IPC分類

G11C 16/04 (2006.01)G11C 16/30 (2006.01)

本申请提供一种存储阵列、存储器和电子设备,涉及半导体技术领域,用以优化如何选中存储阵列的控制信号线的问题。在该存储阵列中,多个存储层沿第一方向层叠设置,多条字线在垂直于第一方向的平面内阵列排布,多条字线与多个存储层中沿第一方向堆叠的存储单元连接,每条字线与第一晶体管和第二晶体管同时连接,通过控制第一晶体管和第二晶体管的导通和关断实现是否选中字线。该存储阵列可减少控制线的数量,该控制线用于连接存储阵列和控制存储阵列中存储单元读写的控制电路。

ログインして全文を読む

請求項 1 を表示しています。無料登録で全 14 項の請求項、明細書全文、全図面、翻訳、法的状態を閲覧できます。

  • 全請求項
  • 技術分野
  • 背景技術
  • 発明の概要
  • 図面の説明
  • 発明を実施するための形態

外部リソース