検索に戻る
案件記録
用于热点测试的芯片失效分析结构及其形成方法
発明不明
10請求項 · 2 独立
§ Ⅰ
案件概要
IPC分類
H10P 74/00 (2026.01)H10P 74/20 (2026.01)G01R 31/28 (2006.01)G01R 1/04 (2006.01)G01R 1/02 (2006.01)G01N 21/84 (2006.01)G01N 21/88 (2006.01)G01N 21/95 (2006.01)G01N 21/01 (2006.01)G01N 21/35 (2014.01)G01N 21/3563 (2014.01)G01N 21/39 (2006.01)G01N 27/04 (2006.01)
一种用于热点测试的芯片失效分析结构及其形成方法,所述形成方法,包括:提供第一目标端子、第二目标端子、第一辅助端子和第二辅助端子,第一目标端子、第二目标端子、第一辅助端子和第二辅助端子材料均包括第一金属层和位于第一金属层上第二金属层,第一目标端子中第一金属层与待失效分析芯片输入端耦接,第二目标端子中第一金属层与待失效分析芯片输出端耦接;去除第一目标端子中第二金属层形成第一导电端子,去除第二目标端子中第二金属层形成第二导电端子;形成连接第一导电端子和所述第一辅助端子第一连接线,形成连接第二导电端子和第二辅助端子第二连接线。采用上述方案,有利于提高芯片失效分析时的定位精度以缩短失效排查周期。
ログインして全文を読む
請求項 1 を表示しています。無料登録で全 10 項の請求項、明細書全文、全図面、翻訳、法的状態を閲覧できます。
- 全請求項
- 技術分野
- 背景技術
- 発明の概要
- 図面の説明
- 発明を実施するための形態
外部リソース