半导体元件堆叠及其制造方法

本申请案公开一种半导体元件堆叠及一种半导体元件堆叠的制造方法。该半导体元件堆叠包括：一底部元件层、至少一中间元件层及一表面元件层依序堆叠；多个基板通孔，分别位于该些元件层中；多个层间连接通孔，分别电性连接该些基板通孔与该些元件层；一第一载体，接触该底部元件层的该背侧并且覆盖该底部基板通孔；以及一第二载体，覆盖该表面元件层的一前侧。