検索に戻る
案件記録

PHASE-LOCKED LOOPS (PLL), INCLUDING TIME-TO-DIGITAL CONVERTER (TDC) GAIN CALIBRATION CIRCUITS AND RELATED METHODS

発明審査中
1閲覧数
§ Ⅰ

案件概要

発明者

LU, Ping; PANDITA, Bupesh; CHEN, Minhan

出願日

Feb 19, 2024

公開日

Jan 6, 2026

IPC分類

G06FH03LH03L

CPC分類

G06FG06FH03LH03L

外部リソース