Driving control circuit, gate driving circuit and display panel
データ提供元:EPO OPS
本文を取得できませんでした。取得済みの書誌情報は引き続き確認できます。
案件概要
出願番号
CN20228005046
発明者
ZHANG TIAOMEI; CHEN WENBO; WANG MENGQI; WU JIANPENG; YU ZIYANG; YAN TIANYI; JIANG ZHILIANG; HU MING
出願日
Dec 13, 2022
公開日
Aug 13, 2024
パテントファミリーID
91484136
IPC分類
CPC分類
A drive control circuit includes an input circuit (10), a first output circuit (11), and a first output control circuit (12). The input circuit (10) is configured to control the potentials of the first node (N1) and the second node (N2) under the control of a signal input end (INPUT) and a clock signal end. The first output circuit (11) is configured to provide a first power supply signal to the third node (N3) under the control of the first node (N1), or to provide a second power supply signal to the first output (OUT1) under the control of the second node (N2). The first output control circuit (12) is configured to connect or disconnect the third node (N3) and the first output end (OUT1) under the control of the first control end (CL1).
EPO 調査資料
項目を選択すると、この公開文献の公式資料を取得します。
上の項目を選択して資料を取得してください。
外部リソース