Shift register, gate drive circuit, array substrate and wearable device
データ提供元:EPO OPS
本文を取得できませんでした。取得済みの書誌情報は引き続き確認できます。
案件概要
出願番号
CN20228005204
発明者
ZHANG YONG; CHIH-CHAO YANG; HAO LONGHU; WANG JIAN; QU FENG
出願日
Dec 22, 2022
公開日
Aug 23, 2024
パテントファミリーID
91587546
IPC分類
CPC分類
The invention provides a shift register, a gate drive circuit, an array substrate and wearable equipment, and belongs to the technical field of wearable equipment. The shift register comprises an input sub-circuit (1), a reset sub-circuit (2), a pull-down control sub-circuit (4), a pull-down sub-circuit (5), an output sub-circuit (3), a first noise reduction sub-circuit (61), a second noise reduction sub-circuit (62) and an auxiliary noise reduction sub-circuit (8), and the auxiliary noise reduction sub-circuit (8) is configured to perform noise reduction on the output of the signal output end (OUTPUT) through a first power supply voltage (VGL) in response to a second clock signal (CLKB).
EPO 調査資料
項目を選択すると、この公開文献の公式資料を取得します。
上の項目を選択して資料を取得してください。
外部リソース